Design and Architectures for Signal and Image Processing (DASIP), Oct 2014
Madrid, Espagne
Laurent Cabaret, Lionel Lacassagne, Louiza Oudni
Texte intégral
Optimiser les algorithmes d'étiquetage en composantes connexes est un domaine très actif. Les algorithmes les plus efficaces bien que proches dans leur conception sont basés sur des compromis différents en terme de ratio accès mémoire / calculs. Cet article présente une revue de ces algorithmes et un comparatif détaillé de leurs performances respectives sur une série de processeurs Intel et ARM afin de mettre en lumière leurs forces et faiblesses ainsi que l'impact de l'architecture du processeur.